Short presentation

Keywords: Compilation, Compiler optimization, Secure compiler back-end, RISCV architecture, Embedded systems

Clara Bourgeais est titulaire d’une licence en informatique de l’Université de Bretagne Occidentale (UBO) acquise en 2022 et d’un master en informatique spécialisé dans les Logiciels pour Systèmes Embarqués (LSE) de l’UBO acquis en 2024. Elle est actuellement doctorante à Grenoble INP (ESISAR) dans le cadre du projet PEPR ARSENE, pour la thèse suivante : « secure compiler back-end/hardware codesign »,  explorant notamment l’interaction entre les optimisations du compilateur et les mécanismes de sécurité matérielle au sein de l’architecture RISCV. Ses intérêts incluent les systèmes embarqués, les systèmes temps-réel et l’amélioration des mécanismes de sécurité dans la conception de systèmes sur puce (SoC).