26/04 Séminaire Fakhreddine GHAFFARI

Le séminaire de Fakhreddine Ghaffari, candidat au poste PR 61, aura lieu le mercredi 26 avril de 16h30 à 17h30, en ligne

Résumé:

Dans ce séminaire je résume les résultats récents de mes travaux de recherche autour de la conception efficace des systèmes sur puce (System on Chip : SoC) embarqués. Lorsque ces systèmes opèrent dans des environnements hostiles, leur problématique de conception devient de plus en plus complexe. Outre les contraintes classiques du temps d’exécution, de consommation, et de surface, d’autres contraintes liées à l’environnement se rajoutent telle que la fiabilité contre les fautes transitoires. Dans le cadre de nos travaux de recherche sur la conception des systèmes sur puce pour différents domaines d’application allant de l’électronique pour la santé à l’aéronautique, l’aérospatial et l’automobile, nous proposons des nouveaux paradigmes de fiabilisation basés sur des familles spécifiques de codes correcteurs d’erreur (ECC) utilisant les codes de contrôle de parité à faible densité LDPC (Low Density Parity Check). Je présente dans la première partie de ce séminaire nos contributions en terme d’implémentation efficace de ces algorithmes LDPC sur des cibles reconfigurables de type FPGA à base de mémoire SRAM ou des ASIC. Dans la deuxième partie du séminaire, je présente nos contributions pour résoudre les différents verrous scientifiques liés à la conception des SoC sous contraintes critiques de chaque domaine d’application. Nous étudierons en particulier l’observabilité d’un système à base de microprocesseur lorsqu’il est soumis aux radiations des particules en altitude. Enfin, pour le domaine de l’électronique pour la santé, nous proposons des solutions pour améliorer la précision de la classification de signaux EEG (ElectroEncéphaloGramme) lorsque la chaine de traitement est implémentée en embarquée.

Biographie courte:

Fakhreddine Ghaffari est titulaire d’un diplôme d’ingénieur en génie électrique et d’un DEA en Informatique Industrielle de l’École Nationale d’ingénieurs de Sfax (ENIS), Tunisie, en 2001 et 2002 respectivement, le doctorat en électronique de l’Université de Sophia Antipolis, en 2006 et la HDR de CY Cergy Paris Université en 2023. Il est maître de conférences à l’université de CY Cergy Paris depuis septembre 2008. Ses recherches portent sur la conception VLSI et la mise en œuvre d’architectures numériques fiables pour les applications de communication sans fil implémentées sur des plateformes de type ASIC ou FPGA ainsi que la mitigation des fautes transitoires dans les systèmes opérants dans des environnements hostiles.